Understand the machine.
HC-512 ist ein Lerncomputer, den ich entwickelt habe, um Abläufe innerhalb einer Maschine sichtbar zu machen. Ein Programm lässt sich von HC-ASM (Human Computer Assembly) über Register und Bitlogik bis zu Speicher, Status-Flags und der Aktivität der Logic Cells verfolgen.
Die Maschine wieder sichtbar machen.
HC steht für Human Computer. Das Projekt untersucht, wie ein Computer aufgebaut sein kann, dessen Funktionsweise vom Programm bis zur logischen Ausführung für Menschen nachvollziehbar bleibt.
Die Idee verbindet die Transparenz früher Rechnerarchitekturen – Register, Speicher, Maschinenzustände, Jobs und Wechselmedien – mit einer modernen simulierten Lernumgebung. HC emuliert dabei keinen bestimmten historischen Rechner, sondern entwickelt eine eigene verständliche Maschinenarchitektur.
Leitfrage
Wie weit kann man einen Computer vereinfachen, ohne das Wesen des Computers wegzuabstrahieren?
HC-512 macht die Maschine sichtbar. HC-1024 ist die geplante Evolution vom verständlichen Rechner zum erfahrbaren Computersystem.
Eine Maschine, die man verfolgen kann.
Die aktuelle Baseline besteht aus einer eigenen 16-Bit-Maschine sowie einer Host- und Visualisierungsschicht mit Python/FastAPI und React/Vite. Im Authentic Compute Mode Level 1 laufen die zentralen Rechenoperationen über Bit-Arrays und logische Grundbausteine.
Terminologie: Auf dieser Seite heißen die kleinsten sichtbaren logischen Einheiten konsequent Cells. Sie bilden das visualisierte Cell Array der HC-Maschine.
Abkürzungen und projektspezifische Begriffe werden beim ersten Auftreten erklärt. Eine kompakte Übersicht steht zusätzlich im Glossar.
Maschine und geplanter Ausbau.
Die Machine Map zeigt, was heute implementiert ist und welche Bausteine erst zur geplanten Zielarchitektur gehören. Eine Ebene lässt sich anklicken, um ihren aktuellen Status zu sehen.
Vom HC-512 zur geplanten Systemebene.
* Microcode, Micro-Step, HC/MOS/Jobs/Media und die weitergehende HC-1024-Systemebene werden hier als Target Architecture gezeigt. Sie sind nicht als bereits fertige v0.2.1-Funktion ausgewiesen.
Der Host stellt dar. HC rechnet.
Der Host darf Quelltext verarbeiten, Zustände darstellen und Literale in Bit-Arrays überführen. Die zentralen arithmetischen Operationen der HC-ALU folgen dagegen dem eigenen Bitmodell: ADD/SUB über Full-Adder, MUL über Shift-and-Add und DIV über einen restoring-style Algorithmus.
From Fibonacci to Machine.
Fibonacci erklärt die Maschine. Das Programm ist Teil der vorhandenen HC-ASM-Programme und der Regressionstest erwartet – und erhält – den Wert 55.
LDI R1, 0 LDI R2, 1 LDI R4, 10 LDI R5, 1 LOOP: MOV R3, R1 ADD R3, R2 MOV R1, R2 MOV R2, R3 SUB R4, R5 JNZ LOOP OUT R1 HLT
Watch one ADD move through the machine.
Die folgende Ansicht zoomt in eine Fibonacci-Schleife: Nach MOV R3, R1 enthält R3 den Wert 3, R2 den Wert 5. ADD R3, R2 erzeugt 8. Die Darstellung erklärt diesen Schritt auf Bit- und Full-Adder-Ebene; sie ist eine didaktische Visualisierung des implementierten Authentic-ALU-Prinzips, kein bereits vorhandener Microcode-Trace.
ADD R3, R2
R3 ist Ziel und erster Operand. R2 liefert den zweiten Operand. In dieser Fibonacci-Iteration gilt R3 = 3 und R2 = 5.
0000 0000 0000 001130000 0000 0000 010150000 0000 0000 10008Ground Truth: ADD/SUB verwenden in der geprüften HC-Baseline Bit-Arrays und Full-Adder-Primitiven.
Wichtig: Die Cell-Ansicht zeigt aktuell Aktivitätsbereiche. Einzelne Cells sind in der v0.2.1-Baseline noch nicht dauerhaft konkreten Microarchitektur-Funktionen zugeordnet. Ein echter Micro-Step-Trace bleibt Target Architecture.
512 Logic Cells im Überblick.
Das Raster macht die Größe des Cell Arrays sichtbar. Für den aktuellen ADD-Trace werden nur die beteiligten Funktionsbereiche hervorgehoben. Die Baseline liefert noch keine belastbare 1:1-Zuordnung jeder einzelnen Cell zu einer festen Micro-Operation; deshalb zeigt die Visualisierung bewusst Bereiche und keine erfundene Verdrahtung.
Lesart: Das Raster ist eine Systemvisualisierung. Eine konkrete Cell wird erst dann als feste Maschinenfunktion bezeichnet, wenn diese Zuordnung im HC-Modell implementiert und verifiziert ist.
Programme und Aufgaben für die Lernmaschine.
Algorithmisches Denken
Programme als nachvollziehbare Abfolge von Operationen.
Machine Trace
Register, Schleifen, ALU und Flags an einem kleinen vollständigen Programm.
Numerische Verfahren
Geplante Erweiterung in Richtung mathematischer Labs.
Berechenbarkeit
Maschinenmodelle, Zustände und algorithmische Grenzen als Lernraum.
Three Body
Das spätere Belastungs- und Showcase-Lab: Fibonacci erklärt die Maschine – Three Body fordert sie.
Aktueller Stand und nächste Architekturbausteine.
HC-512, HC-ASM, Register, Flags, 256×16 RAM, LD/ST, Step/Run/Reset, Cell-Visualisierung und Authentic Compute Level 1.
Regressionsergebnisse u. a. für Multiply 703, Divide 37, Fibonacci 55 und Factorial 720.
HC-Lang, echtes Microcode-/Micro-Step-Modell, HC/MOS, Jobs, Wechselmedien und die weitergehende HC-1024-Systemarchitektur.